4

3 Resp
891 Visitas

Bajo Costo FPGA para 500MHz Filtro FIR

Solucionado
Etiquetas :

4

1 Resp
809 Visitas

¿Qué es la triplicación en fpga?

Solucionado

4

1 Resp
68 Visitas

¿Qué hace un ángulo de soporte de par (<>) en VHDL?

Solucionado
Etiquetas :

10

2 Resp
5142 Visitas

¿Cómo puedo especificar "no me importa" señales en VHDL?

Solucionado

9

2 Resp
6793 Visitas

Cuando el uso de STD_LOGIC más BITS en VHDL

Solucionado
Etiquetas :

4

2 Resp
438 Visitas

Resultados inesperados cuando se multiplica en VHDL

Solucionado
Etiquetas :

4

2 Resp
261 Visitas

¿Cómo alguien inicialmente el diseño de un sistema digital para el HDL?

Solucionado

5

1 Resp
237 Visitas

Pulso en el borde de reloj diferentes

Solucionado

4

1 Resp
1037 Visitas

¿Por qué Xilinx ISE no puede acceder a mi paquete personalizado?

Solucionado
Etiquetas :

4

2 Resp
409 Visitas

Equipo de testeo

Solucionado
Etiquetas :

4

1 Resp
15204 Visitas

¿Cómo cambio a izquierda/derecha un valor de información dentro de una instrucción cuando?

Solucionado
Etiquetas :

5

2 Resp
5929 Visitas

VHDL operadores de cambio?

Solucionado
Etiquetas :

4

4 Resp
3652 Visitas

Diferencia entre RTL y Behavioral verilog

Abierta

4

2 Resp
2127 Visitas

Está bien usar tanto el aumento y la caída de borde en este diseño VHDL?

Solucionado
Etiquetas :

5

1 Resp
297 Visitas

VHDL: bucle Infinito constante, pero no hay problema con el literal

Abierta
Etiquetas :

5

3 Resp
6000 Visitas

La generación de tren de pulsos de una frecuencia variable en un FPGA

Solucionado

12

5 Resp
28837 Visitas

Cómo dividir 50MHz abajo a 2Hz en VHDL en FPGA Xilinx

Abierta
Etiquetas :

4

2 Resp
451 Visitas

La minimización de la Lógica en un Spartan-6 para un Juego de la Vida de la Célula

Solucionado

4

3 Resp
2024 Visitas

Diseño práctica cruce reloj dominios y async señales

Solucionado

4

2 Resp
648 Visitas

Cómo es la depuración de construir implementado en VHDL?

Solucionado

5

1 Resp
392 Visitas

¿Qué hace el FPGA hacer con los terminales de e/S?

Solucionado

10

2 Resp
856 Visitas

¿Qué es un "medio seguro" en una FPGA?

Solucionado

5

3 Resp
408 Visitas

¿FPGA más barato para diseños fijos?

Abierta

10

4 Resp
898 Visitas

FPGA: conteo o recuento de abajo?

Abierta

24

5 Resp
2969 Visitas

Pregunta de entrevista VHDL - averigua si un número se puede dividir por 5 sin resto

Solucionado

5

4 Resp
1107 Visitas

Cómo es este simple contador implementado en un FPGA sin un reloj?

Solucionado
Etiquetas :

5

1 Resp
414 Visitas

tener imagen distorsionada en VGA con FPGA de la junta de

Solucionado

i-Ciencias.com

I-Ciencias es una comunidad de estudiantes y amantes de la ciencia en la que puedes resolver tus problemas y dudas.
Puedes consultar las preguntas de otros usuarios, hacer tus propias preguntas o resolver las de los demás.

Powered by: