39 votos

Cálculo de la resistencia de telecine para un determinado MOSFET ' puerta s

He buscado y leído muchas preguntas similares, pero no encontramos una respuesta específica de cómo calcular el valor correcto para un desplegable resistorn para un MOSFET de puerta flotante. Parece como cada uno esquiva la pregunta con un 1K, 10K, o 100K debería funcionar.

Si yo tuviera un Canal N IRF510 que me iba a la puerta de 9V para cambiar un DS volyage de 24V en 500mA qué valor debo usar para la Puerta de la resistencia pull-down y ¿cómo calcular el valor?

58voto

Goethe Puntos 18

Aquí está una manera cuantitativa para determinar los límites de aceptable puerta de la resistencia de terminación, \ $R_g\$ para los Mosfet de potencia .

Este va a ser un perezoso perezoso perezoso (\$L^3\$) enfoque. Así:

  • Muy simple FET modelo, sólo \$C_{\text{gd}}\$, \$C_{\text{gs}}\$, y \$R_g\$ incluido.
  • FET condensadores considerado únicamente lineal.
  • FET de compuerta ha sido bajó a la fuente a través de \$R_g\$.
  • \$V_{\text{ds}}\$ obligando a la tensión de no más complicada que la de una rampa lineal de ser utilizados.

La intención de un (\$L^3\$) enfoque es obtener la máxima cantidad de información/utilidad con el mínimo esfuerzo, mediante el uso de un modelo que es simple como sea posible, pero aún significativa.

enter image description here

El modelo es un simple divisor capacitivo con resistiva tire hacia abajo. \$V_{\text{gs}}\$ fue resuelto en el dominio de la frecuencia, y entonces la inversa de la transformada de Laplace para el dominio del tiempo.

Tres de las condiciones de operación son analizados mediante este modelo:

  1. Una tensión que aparece en el tubo de drenaje a la fuente, mientras que \$R_g\$ = \$\infty\$. Esta es una condición que nunca debería producirse en un circuito real, pero es instructivo para pensar.
  2. La puerta se termina a la fuente a través de \$R_g\$ con finito de valor, mientras que cualquier cambio a \$V_{\text{ds}}\$ más lento y poco frecuentes. Cada FET en uso pasa algún tiempo en este estado. Por ejemplo, durante el inicio de todos los FETs ir a través de un período en el que se debe ser desactivado y cualquier cambio de \$V_{\text{ds}}\$ pasa más de mili-segundos. Durante este tipo de operación, el FET es esencialmente un dispositivo pasivo.
  3. Frecuentes y cortos de subida y de bajada de conmutación con \$R_g\$ tener algunos finito de valor. La mayoría de los FETs pasar tiempo extendido en este condición.

1. El Sin Puerta: \$R_g\$ = \$\infty\$

Después de la configuración \$R_g\$ = \$\infty\$:

\$V_{\text{gs}}\$ = \$\frac{C_{\text{gd}} V_{\text{ds}}}{C_{\text{gd}}+C_{\text{gs}}}\$

Así, en este caso, \$V_{\text{gs}}\$ es sólo una versión a escala de \$V_{\text{ds}}\$, y el factor de escala es el divisor capacitivo de \$C_{\text{gd}}\$\$C_{\text{gs}}\$. Para el IRF510:

\$V_{\text{ds-max}}\$ = 100V
\$C_{\text{gd}}\$ = \$C_{\text{rss}}\$ = 20pF
\$C_{\text{gs}}\$ = \$C_{\text{ciss}}\$ - \$C_{\text{gd}}\$ = 135pF - 20pF = 115pF
\$V_{\text{gth-min}}\$ = 2V

Para un tubo de drenaje a la fuente de voltaje mayor que 14V, \$V_{\text{gs}}\$ será mayor que el de 2V umbral y la parte que va a empezar a llevar a cabo. No importa cómo la tensión aparece en el desagüe, sólo que está ahí. Es bastante obvio por qué nadie sale de un FET de compuerta sin terminar.

2. FET apagado Durante el Inicio del Sistema: \$R_g\$ = Algún Valor Finito

Permitiendo \$R_g\$ a ser una variable finita valor:

\$V_{\text{gs}}\$ = \$C_{\text{gd}} V_{\text{dsSlp}} R_g \left(1-e^{-\frac{t}{R_g \left(C_{\text{gd}}+C_{\text{gs}}\right)}}\right)\$

\$V_{\text{dsSlp}}\$ es la pendiente o rampa lineal obligando a la tensión (en voltios/segundo) a través del drenaje a la fuente. Si \$V_{\text{ds}}\$ se eleva de 0 a 25V en 2 mili-segundos, \$R_g\$ tendrán que ser menos de 11 MOhms para \$V_{\text{gs}}\$ a permanecer por debajo de la 2V umbral y permanecer apagado.

Tales reducir las tasas de cambio (en el de 1 a 10 mili-segundo rango) para \$V_{\text{ds}}\$ son de por qué Olin Lathrop correctamente puede decir \$R_g\$ valores de 1 kohm, 10kOhm, o 100kOhm debería funcionar. Así que, sí, para una pasiva tire hacia abajo para mantener un FET de descuento durante el inicio del sistema o de otros rara vez conmutada de baja dV/dt de la aplicación, casi cualquier kilo-Ohmios va a hacer.

¿Por qué perder el tiempo mirando esto? Si eso es todo lo que podemos sólo darse la vuelta, volver a dormir, y ser feliz. Pero, hay mucho más a él, así que vamos a ver un poco de ese lado.

3. \ $R_g\$ , Con Altos requerimientos de dV/dt en el tubo de Drenaje a Fuente: El dV/dt Problema

Casi todos los FETs terminan siendo con frecuencia de conmutación, entre 10 khz y 500 khz, con una corta subida y de bajada \$V_{\text{ds}}\$ transiciones. La mayoría de los Fet se apagará en 20 a 100 nano-segundos, y en esta es donde la puerta de la cancelación se vuelve importante. Echemos un vistazo a la IRF510 con \$V_{\text{ds}}\$ aumentando linealmente de 0 a 25V en 50 nano-segundos. Utilizando la ecuación en la condición 2 de arriba:

\$V_{\text{gs}}\$ = \$ \texto{(20pF) }\text{(25V/50nsec) }\text{Rg} \left(1-e^{-\frac{\text{50 nseg}}{\text{(20pF + 115pF)} \text{ Rg}}}\right)\$

Así, el uso de un valor de 270 Ohmios para \$R_g\$ da \$V_{\text{gs}}\$ ~ 2V. Que sería el más alto valor de \$R_g\$ que podría ser utilizado sin la FET, posiblemente, encendiendo de nuevo.

\$R_g\$ mayor que este valor máximo que permite la FET para ser convertido en un poco o mucho, dependiendo de la energía obligando \$V_{\text{ds}}\$. FET podría convertirse en sólo lo suficiente para la fuga de corriente y la disipación de potencia, sino de mostrar ningún efecto real en \$V_{\text{ds}}\$, o podría convertirse en causa suficiente para \$V_{\text{ds}}\$ a la baja, que en las condiciones adecuadas puede causar oscilación.

Claramente, el más alto es el valor de pico o de transición de la tasa de \$V_{\text{ds}}\$ la parte inferior de la puerta de la resistencia del circuito debe ser.

Encontrar el Mínimo Valor de \$R_g\$

¿Por qué no hacer \$R_g\$ cero, o tan pequeño como sea posible?

Hasta ahora, en este análisis, la puerta circuito está dominado por la resistencia, pero también existe la inductancia en la puerta del circuito. Si la puerta de la resistencia se reduce al mínimo, puerta de inductancia se convierte en dominante en la dinámica de circuitos, y con \$C_{\text{gs}}\$ forma un circuito resonante LC. LCR circuitos con P > 1 se tornan cada vez más ringy, que es un problema de FET de compuerta de control si la carga se inyecta a través de \$C_{\text{gd}}\$ a partir de \$V_{\text{ds}}\$ o también de la forma de onda de conmutación de la puerta de la unidad . Por ejemplo, un circuito LCR con una P de 2 anillo alrededor de 1,5 veces su tensión de conducción. Para una puerta de la unidad con un 14 V fuente, una Q de 2 sería suficiente para dañar la puerta de la mayoría de los FETs.

Para un circuito resonante LC serie :

Q = \$\frac {Z_o} {R}\$ y \$Z_o\$ = \$\sqrt {\frac {L} {C}}\$

Veamos un caso concreto con el IRF510. Incluyendo enrutamiento y paquete de inductancia, la puerta de circuito podría fácilmente tener 11 o 12 nH de la inductancia. Recordemos que el IRF510 tiene un \$C_{\text{gs}}\$ de 115pF, así \$Z_o\$ sería de alrededor de 10 Ohmios. La coincidencia de \ $R_g\$ \ $Z_o\$ daría un Q de 1, que sería el máximo Q para no pasarse de la unidad de forma de onda. Mínimo \$R_g\$ debe ser mayor que \$Z_o\$.

Algunas Cosas a tener en Cuenta

  • \$R_g\$ es el total de la resistencia en serie entre la puerta y la fuente de la FET. Esto incluye el controlador de salida, la resistencia en la conexión de la unidad a la FET de compuerta, la resistencia a la FET estructura (física puerta y el paquete).
  • Utilizable valores de \$R_g\$ caen dentro de un rango, no demasiado alto ni demasiado bajo. \$R_g\$ > \$R_{g-\max }\$ o \$R_g\$ < \$R_{g-\min }\$ puede causar la FET a oscilar.
  • Todos los FETs mostrar dV/dt efectos, especialmente los más antiguos de la tecnología de las partes.

Consideran que este es el mínimo de conocimientos necesarios sobre la puerta de la resistencia del circuito en MOSFETs.

23voto

RelaXNow Puntos 1164

1 kΩ, 10 kΩ, o 100 kΩ debería funcionar.

Pensar acerca de cuál es el propósito de una conversión es y cuando es importante. Durante el funcionamiento normal de la puerta es generalmente activamente impulsado en ambos sentidos. Una resistencia pull-down no hace nada útil, y mejor no meterse en el camino.

Generalmente, el propósito de una conversión es mantener la FET apagado durante el inicio, mientras que el activo de la puerta de la unidad de circuito de alta impedancia. Esto podría suceder, por ejemplo, si la puerta está siendo conducido directamente a partir de un pin del microcontrolador. Puede ser 10s de ms antes de que el micro del reloj comienza a funcionar y se consigue en torno a la ejecución de las instrucciones que poner el pin en un conocido del estado de salida. Que podría ser malo si el FET debe ser sólo para unos cuantos µs por vez para evitar que algunos inductor de saturando, por ejemplo. En casos como el que, no sólo es posible que el FET levantarse a causa de exceso de corriente, pero que el exceso de corriente en realidad podría impedir el suministro de venir para arriba todo el camino, esencialmente enganche el circuito de la palanca de modo indefinido.

Entonces, ¿cuáles son los criterios para decidir el valor de la lista desplegable? En un extremo, la resistencia debe ser lo suficientemente baja como para que la puerta está dado de alta en el tiempo, y pueden llevarse a cabo en el estado bajo, a pesar de capcitive acoplamiento desde el inicio de los transitorios. La puerta de un FET tiene una resistencia muy alta y sobre todo se ve capacitiva. Incluso una gran resistencia, eventualmente, puede descarga la puerta de la capacitancia. El factor limitante no es la rapidez con que el dispositivo podría estar apagado y vuelva a encenderla de nuevo. Generalmente este no es el problema, aunque. Mantener la puerta de la baja a pesar de inicio de los transitorios es mucho más difícil de juzgar, ya que es casi imposible saber donde estos transitorios pueden ser procedentes de y con qué fuerza se hará pareja en la puerta de nodo. Esta es la razón por la que dicho rango. Nadie sabe realmente lo que se necesita, por lo que experimento y de reducción de potencia, o más bien, elegir un bonito número. Diferentes personas de la idea de niza varía.

En el otro extremo, no desea en el menú desplegable para dibujar importantes de la actualidad que de otra manera irían a la conducción de la puerta de alta rápidamente, o en todos. Si usted está usando un FET controlador que puede tener una fuente de 1 a durante la conmutación, el extra de 10 mA de 1 kΩ desplegable es bastante irrelevante. Por otro lado, si la puerta está siendo impulsado directamente desde un micro pin, a continuación, el extra de 5 mA de 1 kΩ desplegable podría ser un inconveniente importante. En ese caso, 10 kΩ sería mejor. Rara vez es necesario ir más allá de eso, pero en algunos circuitos de baja potencia, donde el FET es encendido durante largos períodos de tiempo, usted podría querer 100 kΩ.

Así que, como dije, de 1 kΩ, 10 kΩ, o 100 kΩ debería funcionar.

i-Ciencias.com

I-Ciencias es una comunidad de estudiantes y amantes de la ciencia en la que puedes resolver tus problemas y dudas.
Puedes consultar las preguntas de otros usuarios, hacer tus propias preguntas o resolver las de los demás.

Powered by: